

SEPE-SQED: Symbolic Quick Error Detection by Semantically Equivalent Program Execution 基于语义等价程序执行的符号化快速错误检测

(DAC' 2024录用)

1,2李宇锋, 2杨秋松*, 2慈轶为, 1,2田恩源

1中国科学院大学 2中国科学院软件研究所基础软件国家工程研究中心
crazybinary494@gmail.com, {qiusong, yiwei}@iscas.ac.cn, tianenyuan@nfs.iscas.ac.cn

1. 介绍

处理器验证非常困难

- 现代处理器实现涉及复杂的微架构优化（分支预测、乱序执行、预取策略）
- 模拟(simulation)/仿真(emulation)手段覆盖不到系统的所有出错行为，容易遗漏边角情况(corner cases)
- 形式化验证(formal verification)建立待验证设计的数学模型，通过逻辑推理的方式证明系统是否满足期望属性，擅长发现边角错误。但验证的属性需要手工写出，面临以下挑战：

- ◆ 编写过程要求验证人员具备丰富的形式化验证经验，还要求精通微架构设计细节
- ◆ 耗时长，容易出错和遗漏

• 验证工作量在项目中的平均占比超过50%，但是仅有24%的项目能够实现首次流片成功[1]




图1：威尔逊研究集团调研报告

2. 处理器模型检测领域的变革：符号化快速错误检测 (Symbolic Quick Error Detection, SQED^[2,3,4,5,6])

- 全自动
 - ◆ 只验证一个通用属性——自一致性(self-consistency)
 - ✓ 实现正确的处理器执行一段原始指令和一段与原始指令功能一样的复制指令须得到一致的架构状态
 - ◆ 与微架构无关
 - ◆ 只需少量手工操作和少量形式化验证专业知识
- 鲁棒
 - ◆ 符号化地系统枚举长度递增的指令序列
- 快速
 - ◆ 找到从初始状态开始的最短错误轨迹
- 有效(对比传统方法)
 - ◆ 检测时间缩短100倍
 - ◆ 错误轨迹缩短10⁶倍




图2：QED测试




图3：SQED

3. 当前工作的不足

处理器中的逻辑错误可以分成两类

- 单指令类型的错误 (single-instruction bugs)
 - ◆ 与程序环境无关
 - ◆ 激活错误然后将错误传播到架构可见状态的是同一条指令

1 ADDI reg[1], reg[0], 0x4 // reg[1] = 0x4	2 ADDI reg[2], reg[0], 0x2 // reg[2] = 0x2	3 ADDI reg[3], reg[0], 0x0 // reg[3] = 0x0	4 ADDI reg[4], reg[0], 0x0 // reg[4] = 0x0	5 ADD reg[5], reg[1], reg[2] // reg[5] = 0x6	6 ADD reg[6], reg[3], reg[4] // reg[6] = 0xffff
7 ADDI reg[1], reg[0], 0x4 // reg[1] = 0x4	8 ADDI reg[2], reg[0], 0x3 // reg[2] = 0x3	9 ADDI reg[3], reg[0], 0x2 // reg[3] = 0x2	10 SUB reg[3], reg[1], reg[2] // reg[3] = 0x1	11 ADD reg[4], reg[1], reg[2] // reg[4] = 0x1	12 ADD reg[5], reg[2], reg[3] // reg[5] = 0x1

图4：单指令类型的错误

- 多指令类型的错误 (multiple-instruction bugs)
 - ◆ 与程序环境相关
 - ◆ 一串特定的指令序列激活该错误，然后一条指令将错误的效果传播到架构可见状态

1 MULH reg[3], reg[1], reg[2] // 激活错误	2 MULH reg[6], reg[4], reg[5] // 错误发生：MULH 指令的第一个源操作数损坏
3 NOP // 不激活错误	4 NOP // 不激活错误
5 MULH reg[6], reg[4], reg[5] // MULH 指令执行正确	

图5：多指令类型的错误

- SQED漏检单指令类型的错误！！！
 - ◆ 单指令类型错误会同效果地影响到原始指令和复制指令的执行结果
 - ✓ 原始寄存器和复制寄存器的值总保持一致，自一致性属性不会被违反，验证结果“假阳性”

// 原始指令序列	// 复制指令序列
1 ADDI reg[1], reg[0], 0x4	1 ADDI reg[1], reg[0], 0x4
2 ADDI reg[2], reg[0], 0x2	2 ADDI reg[18], reg[16], 0x2
3 ADDI reg[3], reg[0], 0x0	3 ADDI reg[17], reg[16], 0x0
4 ADDI reg[4], reg[0], 0x0	4 ADDI reg[20], reg[16], 0x0
5 ADD reg[5], reg[1], reg[2]	5 ADD reg[21], reg[17], reg[18]
6 ADD reg[6], reg[3], reg[4]	6 ADD reg[22], reg[19], reg[20]

// SQED自一致性属性满足	
reg[0] == reg[16] & reg[1] == reg[17] & reg[2] == reg[18] & reg[3] == reg[19] & reg[4] == reg[20] & reg[5] == reg[21] & reg[6] == reg[22]	reg[0] == reg[16] & reg[1] == reg[17] & reg[2] == reg[18] & reg[3] == reg[19] & reg[4] == reg[20] & reg[5] == reg[21]

图6：单指令类型的错误逃逸SQED检测

- ◆ 现有的弥补措施效率不高
 - ✓ 由于每条指令操作数的范围太大，模拟/仿真的测试用例有限
 - ✓ 构造验证单条指令规范的属性脱离不了微架构设计细节

```
assume:
at : branch_flag == 0;
at : instr == ADD;
at : CPU_state() == ID;
prove:
at + 1 : CPU_state() == EX;
at + 1 : result == reg[r1_addr@t] + reg[r2_addr@t];
at + 2 : reg[rd_addr@t] == result@t + 1;
```

排除假阴性

图7：描述ADD指令规范的非通用属性


4. 贡献

- 泛化自一致性通用属性
 - ◆ 单指令类型的错误不会同效果地影响到原始指令和其语义等价的指令序列


// 初始化: reg[1] == reg[17], reg[2] == reg[18], reg[3] == reg[19], reg[1] != 0x0, reg[2] != 0x0	// 初始化: reg[1] == reg[17], reg[2] == reg[18], reg[3] == reg[19], reg[1] == 0x0, reg[2] == 0x0
// 原始指令 ADD reg[3], reg[1], reg[2] // reg[3] = reg[1] + reg[2]	// 原始指令 ADD reg[3], reg[1], reg[2] // reg[3] = reg[1] + reg[2]
// 语义等价的指令序列 SUB reg[20], reg[17], reg[17] // reg[20] = 0 SUB reg[21], reg[20], reg[18] // reg[21] = -reg[18] SUB reg[19], reg[17], reg[21] // reg[19] = reg[17] + reg[18]	// 语义等价的指令序列 SUB reg[20], reg[17], reg[17] // reg[20] = 0 SUB reg[21], reg[20], reg[18] // reg[21] = -reg[18] SUB reg[19], reg[17], reg[19] // reg[19] = reg[17] + reg[18]
Check reg[3] == reg[19] ✓	Check reg[3] == reg[19] ✗
	Check reg[3] == reg[19] ✗

图8：ADD指令和三条SUB指令表达相同语义

- ◆ 实现正确的处理器执行原始指令与执行跟原始指令语义等价的指令序列须得到一致的架构状态——广义自一致性通用属性
- ◆ SEPE-SQED：验证广义自一致性通用属性的符号化快速错误检测



- ✓ 第一步：利用程序综合算法寻找每条原始指令的语义等价的指令序列
 - 结果作为QED测试中原始指令的变换规则
- ✓ 第二步：利用第一步得到的变换规则做符号化快速检测时的指令变换，检测处理器执行完原始指令与其语义等价指令之后的架构状态是否一致。



- 指令综合 ($\exists P: \forall i, O: (P(i) == O) \Rightarrow (instr_g(i) == O)$)

原始指令组合: $O = I_1 - I_2$	组件库:
$O_1 = I_1 \wedge 0xffff$	ADD
$O_2 = I_2 \wedge 0xffff$	SUB
$O_3 = O_2 + O_1$	SLL
$O = O_3$	SLT
	SLTU
	XOR
	SHL
	SRA
	OR
	AND
	LUI
	ADDI
	SLTI
	XORI

EDSEP-V模块

入队

instr1 instr2 ...

BMC

流水线

检查

regs[0]==regs[13]
regs[1]==regs[14]
...
regs[12]==regs[25]

QED-consistency?

图10：验证过程

CEGIS

sat

Candidate instruction sequence P

Verifier

-unsat

Synthesizer

None

sat

(I', O')

-unsat

Semantically Equivalent P

图11：指令综合过程

◆ 组件的数目过多会严重影响综合的效率

✓ 组件组合的数量随着组件数目非线性增长

✓ 很多无效的综合过程浪费时间

◆ 启发式综合算法(Counterexample-Guided Inductive Synthesis based on the Highest Priority First, HPF-CEGIS)

✓ 每个组件赋予一对优先权重

➢ 选择权重越大组件被选择的概率越大

➢ 排斥权重越大组件不被选择的概率越大

✓ 动态反馈机制调节组件权重，筛选出当前最有可能综合出原始指令的组件组合

Begin

Initialize the priority weights for each component

Construct sub-libraries from the component library

Increase choice weights

Select the sub-library with the highest priority

Increase exclusion weights

CEGIS

Success

Equivalent Program P

Timeout

Exceed the threshold?

Yes End

No

CEGIS

sat

(I', O')